Dynamic Ring Amplifier

一句话定位

靠时钟分相与非线性动态过程做 SC settling 的放大器:不设静态偏置点,用"积分时间"换增益;ring amp 是 3 个反相器级联成环 + 死区控制,settling 由比较器/双斜坡时序锁定——不要用 $A_{0}$ /GBW/PM 三件套去理解它,指标是 settling error、settling time 与 energy/conversion。

何时选它 / 何时放弃

✅ SC 环境(ADC 前端、pipelined/Σ-Δ residue amplifier、SAR 前置放大)
✅ 先进工艺 + 很低 supply,连续时间高增益结构已放不下
✅ 能效是核心指标,愿意用时钟与非线性时域复杂度换功耗
✅ 精度要求适中:settling error 预算可由时域设计满足
❌ 连续时间、阻性负载应用:它只认 SC 电容负载
❌ 需要连续时间高精度反馈:没有恒定 DC 点与线性增益可用
❌ 对时钟抖动极其敏感的系统

电路结构

无对应 ADT 图(图库 77 张 SVG 中没有 Ring Amplifier 实例),按原理讲解,不硬贴图号。

          ┌──────────────── 反相器环(3 级,拓扑类似 ring oscillator)────────────────┐
          │   INV1 ──> INV2 ──> INV3 ──(+ 死区/稳定机制,不是纯振荡环)──> 输出       │
          └───────────────────────────────────────────────────────────────────────┘
  时钟分相:  [复位相: 输出短接到 Vcm、节点清零] ──> [放大相: 环以近恒定电流 slew 向目标]
  SC 反馈:   Cs 采样 / CF 反馈;settling 精度由死区锁定 + 比较器/双斜坡时序决定

多级 inverter 级联成环(拓扑类似 ring oscillator);
死区(dead-zone)控制:输出未到目标时各级大幅度摆动,环以高摆率"扫"向目标;接近目标时各级进入高增益翻转区附近,环路条件改变,输出"锁死"在目标附近——稳定从频率域问题变成时域大信号问题;
SC 环境:利用电容反馈与时钟相位完成放大与复位,每周期重新启动,静态功耗几乎为零。

核心设计公式(设计时直接查)

记号约定: $g_{m}$ 为等效输入跨导; $t_{i n t}$ 为积分(放大)时间; $C$ 为输出端积分电容; $C_{L}$ 为负载电容; $V_{s w i n g}$ 为输出摆幅。

指标	公式	说明
动态增益	$A_{v} = \frac{g_{m} t_{i n t}}{C}$	跨导 × 积分时间 ÷ 电容;增益由"时间"给,不由 $r_{o}$ 给——与静态 OTA 的本质区别
建立电压	$Δ V_{o u t} = \frac{g_{m}}{C} \int_{0}^{t_{i n t}} V_{i n} d t$	输出是输入的积分;输入共模/失调会被积分进去,复位相必须清零
建立精度 vs 时序	死区阈值 $\pm V_{t h, d z}$ 、比较器判定时刻、时钟边沿裕量共同决定 $ϵ_{s e t t l e}$	"输出落入 ±阈值内即锁死",阈值宽度就是精度下限,还要留 PVT 裕量
每次转换能量	$E_{c o n v} \approx C_{L} V_{s w i n g}^{2}$ (量级)+ 环的动态电流时间积分	只在放大相耗电、空闲≈0;"按需耗能"而非按带宽持续耗电
放大相摆率	$\frac{d V}{d t} \approx \frac{I_{a c t i v e}}{C_{L}}$	电流由反相器瞬态充放电给出,可远大于静态 OTA 的尾电流
能效验收	energy/conversion 与 settling 精度,而非 GBW	指标体系与连续时间 OTA 完全不同

设计流程:从规格到 W/L

先定能量与精度预算:由每次转换的 $C_{L} V_{s w i n g}^{2}$ 与目标 settling error 反推放大相电流、死区宽度与环级数;
定反相器尺寸与级数:每级 inverter 的 W/L 决定放大相电流与 slew;级数(通常 3 级)决定环的增益与锁定行为;
死区设计:用瞬态扫描找"到达目标后不振荡"的死区窗口——太窄不锁死、太宽精度不够;
时钟规划:明确放大相、复位相与 SC 采样相的时序关系,分析时钟沿敏感点与抖动预算;
输入共模复位:积分开始时把输入/输出节点复位到正确共模,否则失调与记忆效应被积分进去;
PVT 全角验证:所有 corner × 温度下确认死区仍能锁定、settling error 满足规格,必要时加校准;
噪声按时间窗积分评估:放大相内增益与噪声随时间变化,等效输入噪声按时间窗口积分,不能沿用固定偏置点的噪声谱。

设计速算示例

规格:residue amp 需 10 bit 精度、 $C_{F} = 1 p F$ 、每次转换能量预算 200 fJ、VDD = 1 V

$E \approx C_{F} V_{s w i n g}^{2} = 1 p F \times 1 V^{2} = 1 p J$ 量级——与 200 fJ 预算矛盾,说明 $V_{s w i n g}$ 或 $C_{F}$ 必须缩小(实际用部分摆幅 + 更小 $C_{F}$ );
10 bit → 死区阈值 ≈ 满摆幅的 $2^{- 10} \approx 0.1 %$ ,约 1 mV 死区宽度;PVT 下死区会漂,设计值要留 3–5 倍裕量;
$t_{i n t}$ 由 $g_{m} t_{i n t} / C$ 与噪声共同决定,时钟周期里给放大相与复位相都留足,别让时钟沿卡住死区判定。

注意事项 / 常见坑

不要用 A0/GBW/PM 三件套理解它:没有恒定偏置点,"直流增益/单位增益带宽/相位裕度"含义模糊;验收指标是 settling error、settling time、energy/conversion。
非线性 settling:输出按近恒定电流 slew,接近目标才进入高增益小斜率区,settling 轨迹是"斜坡 + 锁死"而非指数,套线性建立公式会严重错估。
时序与 PVT 是最大风险:放大相长度、死区宽度、锁定条件对工艺角与温度敏感;典型角验收不够,必须全角瞬态。
输出共模靠复位:积分相没有静态 CMFB,输出共模由复位相写入;复位不干净则记忆效应直接进下一周期,等效为 memory error。
负载条件依赖:行为强烈依赖 $C_{L}$ 与 SC 反馈网络; $C_{L}$ 变化一个数量级,死区与时序设计全部失效——只用于电容负载明确的环境。
时钟敏感:对相位、边沿、抖动与开关电荷注入敏感,时钟噪声直接变成建立误差。
噪声机制不同:放大相内增益随时间变化,白噪声积分后折算,等效输入噪声高于"稳态偏置点"的直觉估计。

优点 / 缺点

优点	缺点
极高能效:空闲≈0 静态电流	不能套 A0/GBW/PM 流程,分析与仿真方法完全不同
低压友好:inverter 级堆叠少	PVT 鲁棒性差:死区/摆率/锁定全角敏感
放大相大电流 slew,settling 可以很快	强依赖时钟相位与抖动
结构简单面积小、随工艺缩放	精度受死区与噪声限制,难做极高精度
与 SC 前端天然契合	只认 SC 容性负载,不能驱动连续时间阻性负载

与邻近结构对比

结构	静态功耗	工作方式	稳定机制	典型场景
连续时间 OTA	持续消耗	恒定偏置、线性小信号	频率域(GBW/PM)	通用连续/SC
Dynamic inverter amp	分时消耗	时钟分相、大信号 slew	时钟相位 + 复位	SC 高能效
Ring amplifier	分时消耗	非线性环 + 死区锁定	时域锁定(dead-zone)	SC 高能效、先进工艺